Coreboot ביססה את מעמדה כאחד מפרויקטי הקושחה בקוד פתוח החשובים ביותר עבור אלו שרוצים תגידו שלום ל-BIOS קנייני ותיהנו מחוויית אתחול מהירה ושקופה.גרסת ה-coreboot החדשה 25.12 זה מגיע כמהדורה רבעונית יציבה והוא מגיע עמוס בשינויים עמוקים הן ברמת תמיכת החומרה והן בתשתית הפנימית, המכוון ליצרני ציוד מקורי (OEM), אינטגרטורים ומפתחים הזקוקים לבסיס איתן לבנות עליו.
בגרסה זו שולבו מעל 750 התחייבויות שנתרמו על ידי יותר ממאה תורמיםעם מחברים חדשים רבים ומיקוד ברור: הרחבת מספר הפלטפורמות הנתמכות (במיוחד אינטל, AMD, קוואלקום ומדיהטק), שיפור טיפול בשגיאות באמצעות ACPI ו-APEI, חיזוק ניהול מצלמות MIPI ואחסון SMMSTORE, והמשך שיפור פרטי הביצועים והיציבות ברחבי המערכת האקולוגית כולה.
תכונות חדשות עיקריות של coreboot 25.12
הפרויקט מכריז על coreboot 25.12 כ- הגרסה האחרונה של הענף היציב שוחררה בדצמבר במסגרת המחזור הרבעוניענף זה מיועד בעיקר ליצרנים (OEM/ODM) ולארגונים המעדיפים בסיס פחות דינמי מהענף הראשי. למרות זאת, המפתחים עצמם ממליצים שאלו המרכיבים קושחה לשימושם האישי יעבדו ישירות עם הענף הראשי, שהוא מעודכן יותר ומקבל תיקוני באגים באופן שוטף.
בין השינויים הגלובליים, גרסה זו מוסיפה 757 קומיטים, 106 מחברים ו-21 מפתחים תורמים בפעם הראשונהיותר מ-62.000 שורות קוד נוספו וקצת פחות מ-10.000 הוסרו, עם הבדל נטו של יותר מ-52.000 שורות, מה שמבהיר שלא מדובר בתיקון קל פשוט, אלא בקפיצה משמעותית ביכולות ובפלטפורמות.
תמיכה חדשה בפלטפורמה ובמעבדים ב-coreboot 25.12
אחת מיתרונותיה הגדולים של coreboot 25.12 היא הרחבת התמיכה בחומרה, עם תשומת לב מיוחדת ל- מערכת אקולוגית מודרנית של שולחנות עבודה ומחשבים ניידים, שרתים ומכשירי ARMלוחות אם חדשים ו-SoCs חדשים מתווספים, וכמה לוחות אם קיימים עוברים שיפורים.
תמיכה ראשונית עבור AMD EPYC 9005 "טורינו"
בתחום שרתי x86_64, coreboot 25.12 מציגה תמיכה ברמת "הוכחת היתכנות" עבור מעבדי AMD EPYC 9005, בשם הקוד טורינוזהו צעד ראשון שמקרב את המעבדים הללו לקושחה פתוחה לחלוטין, בהמשך למסלול שכבר החל עם EPYC Genoa.
תמיכה ראשונית זו פותחת את הדלת לאפשרות שבהתאם openSIL מתבגר לייצור יציבגם למעבדי EPYC וגם לדורות הבאים של מעבדי Ryzen ו-Zen 6 יהיו יותר לוחות אם התואמים לקושחה בקוד פתוח. נכון לעכשיו, התמיכה בסיסית, אך היא מצביעה על הכיוון שאליו הקהילה נעה, המאפשר לשרתים מהדור הבא לאתחל עם Coreboot מבלי להסתמך על קושחה אטומה.
לוחות אם והתקנים חדשים הנתמכים ב-coreboot 25.12
גרסה זו מרחיבה משמעותית את רשימת לוחות אם ומערכות עם תמיכה רשמית, החל מחומרה קלאסית ועד לפלטפורמות העדכניות ביותר. התכונות החדשות כוללות:
- Z77 Extreme4, המיועד למעבדי Intel Core מדור שני ושלישי, אידיאלי למחזור חומרה ישנה עם קושחה חינמית.
- ASUS PRIME H610I-PLUS D4, לוח אם מודרני מדגם mini-ITX התומך במעבדי Intel Core מדור 13 ו-14, מעניין מאוד למערכות קומפקטיות של ימינו.
- לנובו ThinkPad T470s ו-T580 (גרסה sklkbl_thinkpad), שני מחשבים ניידים פופולריים מאוד בסביבות מקצועיות שמוסיפים למערכת האקולוגית של מחשבים ניידים תואמים.
- סימנס MC EHL6, ממשפחת סימנס MC EHL, מיועד ליישומים תעשייתיים שבהם אמינות הקושחה היא קריטית.
- לוחם כוכבים של מעבדות הכוכבים (אגם החץ 285H), מחשב נייד המיועד למשתמשים המחפשים מכשיר ידידותי למשתמש עם קושחה פתוחה מהיום הראשון.
- טופטון ADL TWL (X2E_N150), פלטפורמה קומפקטית המבוססת על Alder Lake, אופיינית למחשבי מיני PC ומערכות משובצות.
- מגוון מכשירי Google ChromeOS: Fatcat (אודם), Ocelot (קודקוד, ocicat), Rauru (Sapphire), Skywalker (Dooku, Grogu), אשר נהנים משיפורים בתצורות קושחה ובמנהלי התקנים.
בנוסף לרשימה לעיל, ממשיך להיות טפטוף קבוע של מחשבי Chromebook חדשים וגרסאות לוח אם ספציפיותזוהי תכונה נפוצה בכל גרסה של coreboot, אשר מחזקת את נוכחותה במערכת האקולוגית של מחשבים ניידים חינוכיים וקלי משקל.
קוואלקום סנאפדרגון X1 פלוס (X1P42100) ומערכת אקולוגית של ARM
בסביבת ARM64, coreboot 25.12 מציג את ההפעלה הראשונית של פלטפורמת Qualcomm X1P42100, המכונה Snapdragon X1 Plusשלב זה הוא המפתח להבאת קושחה פתוחה ל-SoCs המיועדים למחשבים ניידים של ARM ולמכשירים המחוברים תמיד.
העבודה על SoC זה אינה מוגבלת ל"הפעל את זה וזהו", אלא מלווה ב- שיפורים משמעותיים בניהול ניפוי שגיאות וזיכרוןאשר נראה ביתר פירוט בסעיף ספציפי, אשר יניח את היסודות למפתחים שיוכלו לעבוד בנוחות על פלטפורמה זו לאורך כל מחזור חיי המכשיר.
עדכוני SoC של אינטל ו-AMD
coreboot של אינטל מוסיף תמיכה ב- LPCAMM (מודול זיכרון דחיסה צריכת אנרגיה נמוכה) בפלטפורמות Panther Lakeמודול זיכרון מסוג חדש זה, המיועד למחשבים ניידים ולמחשבים בעלי צורה דקה, דורש טופולוגיה מסוימת שהקושחה חייבת להכיר על מנת לזהות ולקבוע אותה כהלכה.
נוספה תשתית כדי לתאר את טופולוגיית LPCAMM נוספה גם תמיכה ראשונית בלוח הייחוס Panther Lake RVP T3. זה מציב את Coreboot לפני אימוץ טכנולוגיית זיכרון זו בדורות הבאים של מחשבים ניידים.
ב-AMD, הפלטפורמה גלינדה מקבלת שיפורים רבים והורחבה עם גרסת Faegan SoCשינויים מרכזיים כוללים תצורת USB4 דרך עץ ההתקנים של ה-FSP, הוספת התקני רשת 10GbE ותקשורת מדויקת של מתח DIMM בתוך תצורת ה-FSP. כל זה מתורגם לתמיכה מעודנת ומפורטת יותר עבור פלטפורמות AMD מודרניות.
אפשרויות תצורת זמן ריצה (RFC)
שיפור ניכר מאוד עבור יצרנים ומשתמשים מתקדמים הוא הרחבת ה- אפשרויות תצורה של קושחת זמן ריצה, המכונות CFR או coreboot Forms Representationעד כה, פרמטרים רבים דרשו קומפילציה מחדש של התמונה; עם מסגרת זו, חלק ניכר מהתצורה הזו הופך לדינמי.
תפריט של אפשרויות הגדרות הוצג ב מעל 40 לוחות אם וגרסאות שונותבמיוחד בתוך מערכת ההפעלה ChromeOS של גוגל. אפשרויות אלו מאפשרות, בין היתר:
- הפעל או השבת כרטיס מסך משולב (iGPU).
- לבחור בין משטח מגע ומסך מגע על מכשירים היברידיים.
- התאמת פרמטרים של בקרת מאווררים ותכונות חומרה מסוימות.
מסגרת ה-CFR מגדירה עבור כל אפשרות שם תצוגה, טקסט עזרה, ערך ברירת מחדל ודגלי זמן ריצהזה מאפשר למטענים (כגון SeaBIOS, LinuxBoot או אחרים) להציג תפריט עקבי. יתר על כן, נשמרת תאימות לאחור, ומתוכננת אינטגרציה עם אחסון משתנה UEFI ושרתים אחוריים קבועים אחרים.
קיבולת מוגברת של SMMSTORE ושיפורים נלווים מגיעים עם coreboot 25.12
אלמנט מפתח נוסף בגרסה זו הוא השינוי בתת-מערכת האחסון המוגנת SMMSTORE. ב-coreboot 25.12, מכפיל את גודל ברירת המחדל של SMMSTORE מ-256 KB ל-512 KBזה חשוב במערכות המסתמכות על משתני UEFI ונתונים מתמשכים עבור תצורות מתקדמות.
פלטפורמות כמו סאריאן, ריף, תמנון, דראליון, סקיירים, זורק או גייבראשבין היתר, הם עודכנו כדי לנצל את העלייה הזו, תוך הבטחת מרחב סביר לדרישות משתנות הקושחה הנוכחיות.
יחד עם קפיצת מדרגה זו בקיבולת, הוצגו הדברים הבאים תיקונים ליישור מבנה SMMSTORE v2זה עוזר להבטיח התנהגות עקבית על פני ארכיטקטורות ומטענים שונים, תוך מזעור הפתעות כתוצאה מאי-תאימות עדינה.
שיפורי מצלמת MIPI עבור פלטפורמות אינטל
ניהול מצלמות MIPI בפלטפורמות של אינטל, במיוחד עבור מערכות הפעלה כמו Windows, מקבל עדכון משמעותי. מנהל ההתקן של מצלמת MIPI מיישם כעת תמיכה מקיפה הרבה יותר ב-SSDB (Sensor Static Data Block), עם enums ושדות סיביות מוגדרים היטב עבור כל השדות הרלוונטיים.
השיפורים הרלוונטיים ביותר תחום זה כולל מספר שינויים שמטרתם ספירה ותצורה נכונים של חיישנים:
- יצירה שיטתית של ה- מידע על PLD (מתאר מיקום פיזי) עבור כל חיישן, מפתח עבור המערכת לדעת היכן ממוקמת פיזית כל מצלמה.
- הקצאה אוטומטית של ערכי ברירת מחדל הגיוניים ב-SSDBהפחתת ההסתברות לתצורות לא שלמות.
- תמיכה משופרת ב סוג VCM (מנוע סליל קולי) וכתובות I2C, משהו בסיסי עבור מיקוד אוטומטי ופונקציות מתקדמות אחרות.
- עיבוד מחדש של שיטות ספציפיות למכשיר (DSM) לפונקציות מבוססות UUID, כולל DSM חדשים עבור מסגרת ראייה ממוחשבת (CVF) ו-I2C V2.
- בחירת סוג התקן ACPI ותצורת ROM עבור חיישני מצלמה, עם כתובות מתאימות.
כל מכלול השינויים הזה משפר את ספירת ותצורת המצלמות במערכות הפעלה מודרניותהימנעות מבעיות נפוצות בזיהוי, התמצאות ותכונות מוגבלות במחשבים ניידים ומחשבים ניידים.
פלטפורמת Qualcomm X1P42100: ניפוי שגיאות וזיכרון מעמיקים
תמיכה ב-Qualcomm X1P42100 SoC ה-Snapdragon X1 Plus משופר עם מגוון רחב של תכונות המיועדות לפיתוח ופתרון בעיות. בין התכונות החדשות המרכזיות:
- זיהוי מצב הורדה ואריזת ramdump, ומקל על חילוץ של קבצי זיכרון במצבי כשל.
- תמיכה עבור העלה תמונות ramdump ואריזת תמונת APDP (מדיניות ניפוי שגיאות מעבד היישומים) בתוך CBFS, תוך ריכוז חומר ניפוי השגיאות בקושחה עצמה.
- שיפורים בתת-מערכת התצוגה: הגדרת אוגרי MDSS לבקרת שעון, ממשק API של Lucidole PLL, והקצאת DRAM נכונה לצורכי וידאו.
- הגדרות ב- עיצוב זיכרון עם העברת אזור BL31 ויישור זיכרון היישומים בסביבה המאובטחת (TZ), שיפור האבטחה וניצול ה-RAM כאחד.
- תמיכה בנהג CMD-DB (מסד נתונים של פקודות), המאפשר שאילתות כתובות ותצורות של מאיצי חומרה, כאשר האזור ממופה כלא ניתן למטמון ב-MMU כדי למנוע תופעות לוואי לא רצויות.
- הפרדה ברורה בין ערימות PRERAM ו-POSTRAM ב-ARM64, העברת ערמת ה-RAM pre-main ל-BSRAM ובכך אופטימיזציה של ניצול זיכרון ויציבות בשלבים המוקדמים ביותר של ההפעלה.
עם כל השיפורים הללו, פלטפורמת ה-X1P42100 הופכת הרבה יותר ידידותית למשתמש עבור אלו הזקוקים לכך לאבחן תקלות, לנתח קבצי זיכרון (memory dumps) ולהתאים את התנהגות ה-SoC בתרחישי ייצור שונים.
coreboot 25.12 מציג שיפורים ב-AMD: Glinda, Faegan ו-ACPI מתקדם
בצד של AMD, בנוסף להרחבה הנזכרת לעיל של פלטפורמת Glinda עם ה-Faegan SoC, ישנה קבוצה משמעותית של שינויים המתמקדים ב- איכות אינטגרציית ACPI וניהול שגיאותביניהם נוכל להדגיש:
- דוח של כתובות בסיס קבועות עבור אפיק ה-LPC, בהתאם למפרטים ולשאר הפלטפורמה.
- תמיכה של בקרי I3C ברמת ACPI, הרחבת יכולות התקשורת עם מכשירים מודרניים.
- שילוב של HEST (טבלת מקור שגיאות חומרה), מפתח המאפשר למערכת ההפעלה לקבל מידע מפורט על שגיאות חומרה.
- הרחבת ECAM MMCONF לכתובות 64 סיביות, המאפשרת עבודה עם מרחבי תצורת PCIe גדולים ומורכבים יותר.
- אתחול ה-CRTM (Core Root of Trust for Measurement) בבלוק האתחול, חיזוק שרשרת האמון כבר מהשלבים המוקדמים ביותר של ההפעלה.
יחד עם זאת, הוצגו הדברים הבאים אופטימיזציות בחישוב MTRR עבור פלטפורמות AMD, זה מקטין את זמן האתחול על ידי פישוט תצורת המטמון, ו-FSP של Glinda מעודכן בגרסאות חדשות המשפרות את היציבות הכוללת.
תשתית ACPI ו-APEI לניהול שגיאות
מאפיין חשוב מאוד, אם כי פחות מושך מבחינה ויזואלית, הוא הוספת תשתית APEI (ממשק שגיאות פלטפורמה מתקדם) נרחבת בכותרות ACPIמבנים שלמים נוספו לתמיכה ב:
- מקורות שגיאה חריג בדיקת מכונה (MCE).
- שגיאות של פסיקה שאינה ניתנת למסכה (NMI).
- דיווחים של PCIe AER (דיווח שגיאות מתקדם).
מבנים אלה משמשים כבסיס לטבלאות כגון BERT (טבלת רישום שגיאות אתחול), HEST ו-EINJ (טבלת הזרקת שגיאות)כך שפלטפורמות יוכלו לדווח תמונה מדויקת של שגיאות חומרה למערכת ההפעלה ולתמוך במודלים של טיפול בשגיאות "קושחה תחילה".
הסוגים והמבנים החדשים ממשיכים המפרט הרשמי של ACPI ומלווים באימותים פנימיים המבטיחים שהמידע המדווח עקבי ושמיש על ידי מערכת ההפעלה וכלי האבחון.
איחוד של commonlib, endianness ומבני זיכרון ב-coreboot 25.12
בתחום הספריות הנפוצות, coreboot 25.12 מאחד את המימושים של כותרת coreboot ו-libpayload endian.h ב-commonlibביטול כפילויות והבטחה שכל המערכת האקולוגית משתמשת באותן פונקציות המרת קצה.
כחלק מניקוי זה, הפונקציות הישנות header ו-swabXX() הוסרו, והשלימו את המעבר ל-a ממשק API סטנדרטי להמרת אנדיאניזםבנוסף, מבני מידע הזיכרון מועשרים בשדות חדשים כדי לשפר את התאימות עם SMBIOS מסוג 17 ולדווח, למשל, על המתח של מודולי DDR3.
פרטים על טיפול בעץ המכשירים (כגון קפיצה נכונה של אסימוני NOP) תוקנו גם הם וכעת הם מאוחסנים. מידע על מצב אתחול ב-CBMEMכך שהמטעני תקשורת יוכלו לתאם טוב יותר עם הקושחה בהיבטים כמו אתחול רגיל, מצבי סוללה חלשה או מצבי טעינה.
שיפורים בולטים נוספים בדרייברים ובמערכות משנה שמגיעים עם coreboot 25.12
שינויים קלים אך רלוונטיים רשימה זו כוללת תיקונים ושיפורים רבים בעלי השפעה מעשית על מערכות אמיתיות:
- שיפוץ תת-מערכת התצוגה של MediaTek, עם תמיכה ב-DSI כפול וב-Display Stream Compression (DSC) בפאנלים של MIPI, ו-API DSI משופר שמעביר מבני אוגרים באופן עקבי.
- שימוש במצב האיפוס של Intel Skylake CSE כדי לשפר את אמינות ההפעלות מחדש.
- שיפורים בבקר התצוגה Intel GMA, הוספת מטמון ולוגיקת מטמון חוקית לניהול בהירות בצורה חזקה יותר.
- תיקונים והתאמות למנהל התקן TPM, תוך ביטול פעולות כפולות ויצירת טבלאות ACPI נקיות ומדויקות יותר.
- תמיכה מורחבת ב-SPD, עם חלקי DDR4 חדשים ותיקונים עבור חבילות בעלות שבב כפול, בנוסף לסוגי שקעי SMBIOS חדשים עבור חבילות BGA1744.
- אפשרויות תצורת צבע המקלדת RGB על ה-EC במהלך ההפעלהמיועד לציוד עם תאורה הניתנת להתאמה אישית.
- סקירה מעמיקה של יישום טבלת הפעלים של Azalia, שיפור יכולת התחזוקה והוספת תיקוני תזמון (למשל, עיכוב של 521 מיקרו-שניות לאחר השבתת RESET#).
- תמיכה במנהלי התקן גרפיים כלליים עבור מכשירים שאינם VGA בלבד, ומרחיב את מגוון חומרת הווידאו הנתמכת.
- אינטגרציה של זיכרון עם תגיות עבור ARMv9 MTE (הרחבת תיוג זיכרון) בפלטפורמות MediaTek, הוספת אבטחה נוספת בניהול זיכרון.
- תשתית טעינה מקבילה עבור פלטפורמות Google Bluey, המאפשרת טעינת סוללה מהירה יותר.
- תמיכה ב-USB Type-C ב-Qualcomm עם תצורת PHY ורמקולים, כמו גם דרייברים של SoundWire עבור רכיבי הקודק Cirrus Logic CS35L56 ו-CS42L43.
- הרחבות ACPI עבור RISC-V, תוך הרחבת התמיכה בהדרגה בארכיטקטורה מתפתחת זו.
במערכת האקולוגית של המטען, libpayload מקבל תכונות כגון בדוק את גודל הזיכרון הפיזי ואת התאימות לפורמט LZ4 הישן. ותיקונים לניתוב חריגים של ARM64, תוך שמירה על עקביות עם שינויים ב-commonlib וב-endian.
עדכון קוד של שרשראות כלים, בלובים וספקים
כדי לעמוד בקצב של שאר המערכת האקולוגית, coreboot 25.12 מעדכנת מספר כלים ורכיבים של ספקים חיצוניים. שינויים מרכזיים בשרשרת הכלים כוללים:
- עדכון Binutils מגרסה 2.44 לגרסה 2.45.
- עדכון ACPICA מגרסה 20250404 לגרסה 20250807, הכולל שיפורים ותיקונים במערכת האקולוגית של ACPI.
- הסרת שרשרת הכלים nds32le-elf מגרסת הבנייה המוגדרת כברירת מחדל, מכיוון שהיא פחות רלוונטית בתמיכה הנוכחית.
בקוד ספק, כותרות ה-FSP מתעדכנות אגם פנתר (PTL) ל-FSP 3373_03 ואגם ויילדקט (WCL) ל-3344_03בנוסף ליישום עדכון FSP עבור פלטפורמת AMD Glinda, מפותחים גם תת-המודולים הבאים:
- צד שלישי/כתמים הוא עובר מגרסה a0726508b8 לגרסה 4a8de0324, וכולל 39 קומיטים.
- מיקרוקוד של צד שלישי/אינטל הוא עודכן מ-4ded52b4b0 ל-f9100a225, ומשלב את תיקון המיקרו-קוד העדכני ביותר הזמין.
עדכונים אלה מבטיחים שהקושחה שנבנתה על coreboot 25.12 נצלו את תיקוני האבטחה, היציבות והתאימות האחרונים מוצעים על ידי ספקי סיליקון.
הורדה, אימות ומחזור שחרור של Coreboot 25.12
ניתן להשיג את קוד המקור עבור coreboot 25.12 ישירות מ- coreboot.org בפורמט tar.xz (ובגרסאות tar.gz, tar.bz2 או zip)כמו גם מ-mirrors וארכיוני תוכנה כמו Fossies. הגרסה המופצת בקבצים דחוסים כוללת hashes של MD5, SHA1 ו-SHA256 כדי לאמת את שלמות ההורדה.
בנוסף, ההשקות הם חותמים עם קודי PGP/GPGכדי לאמת קובץ, ניתן להשתמש בפקודה כזו:
$ gpg –אמת coreboot-24.02.01.tar.xz.sig coreboot-24.02.01.tar.xz
אם GPG מחזירה הודעה כמו "לא ניתן לבדוק חתימה: אין מפתח ציבורי", מספיק ל... לאחזר את המפתח הנכון מטביעת האצבע כפי שפורסם בתיעוד של coreboot, הפעל שוב את האימות. זה נורמלי לראות אזהרות לגבי חתימות לא מאושרות כאמינות: הן פשוט מציינות שהמשתמש עדיין לא ביסס שרשרת אמון עבור מפתחות אלה.
רשימת טביעות האצבע כוללת מפתחות ל מפתחים כמו מאט דה-ויליה, ג'ייסון גלנסק, פטריק ג'ורג'י, אנג'ל פונס, אלכסנדר קוזנס או מרטין רות', בין היתר, חלקם כבר פג תוקפם אך נשמרו למטרות היסטוריות.
עבור אלו שרוצים לעבוד תמיד עם הטרנדים האחרונים, הפרויקט מזכיר לנו שהאידיאל הוא לשכפל את מאגר ה-Git הרשמי ישירות עם:
$ שיבוט https://review.coreboot.org/coreboot.git
גרסאות יציבות, כגון 25.12, עוקבות אחר מחזור פרסום רבעוניהגרסה הבאה שהוכרזה היא 26.03, ומתוכננת לסוף מרץ 2026. בינתיים, הענף הראשי ממשיך לקבל שינויים ותיקונים באופן שוטף.
עם כל התכונות החדשות הללו, coreboot 25.12 מחזק את מעמדו כ אלטרנטיבה בוגרת ל-BIOS קנייני, המשלבת תמיכה בחומרה חדשה וישנה כאחד, יכולות משופרות של ניפוי שגיאות ודיווח שגיאות, אפשרויות מתקדמות לתצורת זמן ריצה, ובסיס טכני נקי ועקבי יותר; עדכון שאינו מהווה מהפכה נראית לעין עבור כולם, אך מסמן צעד חשוב עבור אינטגרטורים, יצרני ציוד מקורי (OEM) ומשתמשים שרוצים להשתלט על מה שקורה לפני שמערכת ההפעלה מתחילה לאתחל.